고속 디지털 설계에서 임피던스 제어(Controlled Impedance)는 선택이 아닌 필수입니다. 100MHz 이상의 신호가 오가는 PCB에서 임피던스 불일치가 발생하면 신호 반사, 링잉, 타이밍 오류, 데이터 손상이 연쇄적으로 발생합니다. USB 3.0, DDR4/5, PCIe, HDMI, 5G 안테나 — 현대 전자제품의 핵심 인터페이스는 모두 정밀한 임피던스 관리를 요구합니다.
이 가이드에서는 임피던스 제어의 기본 원리부터 전송선 유형, 재료별 유전율 비교, 차동 페어 라우팅, 제조 공차, TDR 테스트, 실전 체크리스트까지 — 한국 전자 설계 엔지니어와 구매 담당자가 알아야 할 모든 것을 정리합니다.
고속 신호 PCB: 임피던스 제어가 신호 무결성의 핵심입니다
PCB 임피던스 제어란 무엇인가?
임피던스(Impedance)란 교류 전류에 대한 전기적 저항의 개념으로, PCB 트레이스에서는 저항(R), 인덕턴스(L), 캐패시턴스(C)의 조합으로 결정됩니다. 제어 임피던스(Controlled Impedance)는 PCB 트레이스의 임피던스를 설계 목표값(예: 50Ω)에 맞추어 일정하게 유지하는 것을 의미합니다.
신호가 임피던스가 변하는 지점(불연속점)을 만나면 에너지의 일부가 반사됩니다. 심한 경우 신호 에너지의 최대 50%가 반사되어 원래 송신단으로 돌아갑니다. 이러한 반사는 링잉(Ringing), 오버슈트, 타이밍 지터를 유발하여 데이터 오류의 직접 원인이 됩니다.
언제 임피던스 제어가 필요한가?
- 신호 주파수가 100MHz 이상인 경우
- 트레이스 길이가 신호 파장의 1/10을 초과하는 경우
- USB, Ethernet, HDMI, PCIe, DDR 등 고속 인터페이스를 사용하는 경우
- RF/마이크로웨이브 회로 (5G, Wi-Fi, 레이더)
- 차동 신호(Differential Signaling)를 사용하는 모든 설계
표준 임피던스 값과 응용 분야
PCB 설계에서 사용되는 임피던스 값은 인터페이스 표준에 의해 정해져 있습니다. 올바른 임피던스 값을 선택하는 것이 설계의 첫 단계입니다.
| 임피던스 | 유형 | 적용 인터페이스 | 공차 요구 |
|---|---|---|---|
| 50Ω | 단일 종단 (Single-ended) | RF, 5G 안테나, Wi-Fi, 범용 고속 신호 | ±10% |
| 75Ω | 단일 종단 | 비디오 신호, 케이블 TV, 방송 장비 | ±10% |
| 90Ω | 차동 (Differential) | USB 2.0, USB 3.x, USB4 | ±10% |
| 100Ω | 차동 | Ethernet, HDMI, SATA, PCIe, DDR | ±5~10% |
| 85Ω | 차동 | 일부 LVDS, 자동차 카메라 링크 | ±10% |
50Ω이 범용 표준이 된 이유: 50Ω은 동축 케이블에서 최소 전력 손실(약 77Ω)과 최대 전력 용량(약 30Ω) 사이의 최적 타협점입니다. 또한 대부분의 RF 커넥터, 증폭기, 측정 장비가 50Ω 기준으로 설계되어 있어 업계 표준으로 자리 잡았습니다.
“한국 고객사의 PCB 설계를 리뷰할 때 가장 많이 발견되는 문제는 임피던스 사양이 문서에 빠져 있거나, 거버 파일에만 표기하고 별도 임피던스 스펙 시트를 제공하지 않는 경우입니다. 명확한 임피던스 요구사항 문서 없이는 제조사가 올바른 스택업을 설계할 수 없습니다. 설계 초기에 제조사와 임피던스 요구를 먼저 협의하세요.”
임피던스에 영향을 미치는 핵심 요인
PCB 트레이스의 임피던스는 다음 4가지 물리적 파라미터에 의해 결정됩니다. 이 요인들을 이해하는 것이 정밀한 임피던스 제어의 출발점입니다.
| 요인 | 임피던스 증가 | 임피던스 감소 | 영향도 |
|---|---|---|---|
| 트레이스 폭 | 폭 감소 → 임피던스 ↑ | 폭 증가 → 임피던스 ↓ | 매우 높음 |
| 유전체 두께 (기준면까지) | 두께 증가 → 임피던스 ↑ | 두께 감소 → 임피던스 ↓ | 매우 높음 |
| 유전율(Dk) | Dk 감소 → 임피던스 ↑ | Dk 증가 → 임피던스 ↓ | 높음 |
| 구리 두께 | 얇은 구리 → 임피던스 ↑ | 두꺼운 구리 → 임피던스 ↓ | 중간 |
실무에서 가장 효과적인 임피던스 조정 방법은 트레이스 폭과 유전체 두께를 조절하는 것입니다. 유전율(Dk)은 재료 선택에 의해 결정되며, 구리 두께는 전류 용량 요구에 따라 제약이 있습니다.
마이크로스트립 vs 스트립라인: 전송선 유형 비교
PCB에서 사용되는 두 가지 주요 전송선 구조는 마이크로스트립(Microstrip)과스트립라인(Stripline)입니다. 각 구조의 특성을 이해하면 설계 요구에 맞는 최적의 라우팅 레이어를 선택할 수 있습니다.
| 항목 | 마이크로스트립 (Microstrip) | 스트립라인 (Stripline) |
|---|---|---|
| 위치 | 외층 (Top/Bottom) | 내층 (GND 사이) |
| 기준면 | 하나의 GND 평면 | 상하 두 개의 GND 평면 |
| 전파 속도 | 140~150 ps/inch (빠름) | 170~180 ps/inch (느림) |
| 차폐 효과 | 한쪽만 차폐 → EMI 방출 가능 | 완전 차폐 → EMI 억제 우수 |
| 트레이스 폭 | 같은 임피던스에서 더 넓음 | 같은 임피던스에서 더 좁음 |
| 크로스토크 | 상대적으로 높음 | 낮음 (차폐 효과) |
| 적용 환경 | 부품 연결, 짧은 고속 트레이스 | 고속 버스, 민감한 신호, 클럭 |
| 유효 Dk | 공기 + 유전체 혼합 (낮은 Dk) | 유전체만 (전체 Dk 적용) |
실무 권장: EMI 규격이 엄격한 자동차, 의료, 방산 분야에서는 민감한 클럭 및 고속 버스를 스트립라인 레이어에 배치하는 것이 일반적입니다. 단, 스트립라인은 레이어 수가 증가하므로 비용과 성능의 균형을 고려해야 합니다.
다층 PCB: 외층 마이크로스트립과 내층 스트립라인의 적절한 조합이 핵심입니다
재료 선택: FR-4 vs 고주파 소재 유전율 비교
임피던스는 유전체의 유전율(Dk, Dielectric Constant)에 직접적으로 영향을 받습니다. Dk가 높을수록 같은 트레이스 폭에서 임피던스가 낮아지며, Dk의 편차가 크면 임피던스 제어 정밀도가 떨어집니다.
| 재료 | Dk 범위 | Dk 공차 | 주파수 안정성 | 적용 분야 |
|---|---|---|---|---|
| 표준 FR-4 | 3.8 ~ 4.8 | ±10% | 1GHz 이상에서 변동 큼 | 일반 디지털, 저속 신호 |
| 고Tg FR-4 | 4.0 ~ 4.5 | ±5~8% | 중간 (3GHz까지) | 자동차, 산업용 |
| 저손실 FR-4 (Megtron 6 등) | 3.4 ~ 3.8 | ±3~5% | 양호 (10GHz까지) | 서버, 네트워크 장비 |
| Rogers RO4350B | 3.48 | <±2% | 우수 (10GHz+) | 5G, RF, 마이크로웨이브 |
| Rogers RO4003C | 3.38 | <±2% | 우수 (40GHz+) | 레이더, 위성통신 |
핵심 포인트: FR-4의 Dk는 유리 직물(Glass Weave) 스타일, 수지 함량, 주파수에 따라 크게 변합니다. 1MHz에서 약 4.7이던 Dk가 10GHz에서 약 4.15로 떨어질 수 있습니다. 이 변동성이 고주파 설계에서 FR-4 대신 Rogers 소재를 선택하는 주된 이유입니다.
“FR-4로 10GHz 이상의 임피던스를 제어하려는 프로젝트를 종종 봅니다. 비용을 절감하려는 의도는 이해하지만, FR-4의 Dk 편차(±10%)는 고주파에서 임피던스 공차 ±5% 달성을 사실상 불가능하게 만듭니다. 5G나 자동차 레이더라면 Rogers RO4350B로 시작하는 것이 결과적으로 재작업 비용을 줄이는 길입니다.”
차동 페어 라우팅 설계 가이드라인
USB, Ethernet, HDMI, PCIe 등 현대 고속 인터페이스는 대부분 차동 신호(Differential Signaling)를 사용합니다. 차동 페어의 임피던스 제어는 개별 트레이스보다 더 엄격한 규칙을 따라야 합니다.
차동 페어 핵심 규칙
필수 준수 사항
- 길이 매칭: 페어 내 길이 차이 ≤ 5mil (0.127mm). 타이밍 스큐를 최소화하기 위함
- 페어 간 간격: 3W 규칙 적용 — 트레이스 폭의 3배 이상 간격을 유지하여 크로스토크 억제
- 페어 내 간격: 전체 경로에서 일정하게 유지 (간격 변화 = 임피던스 변화)
- 기준면 연속성: 차동 페어 아래의 GND/VCC 기준면이 끊어지지 않아야 함
- 비아 대칭: 레이어 전환 시 P/N 비아를 대칭으로 배치, 동일 거리 유지
차동 페어 라우팅 실전 팁
- 차동 페어 사이에 부품이나 비아를 배치하지 말 것
- 커플링 구간은 반드시 병렬로 유지 — 135° 미만의 예각 회전 금지 (45° 라우팅 권장)
- 가능한 비아 사용을 피하고, 불가피한 경우 P/N 비아를 가까이 배치
- BGA 팬아웃에서 차동 페어의 트레이스 길이를 균등하게 유지
- 커넥터 핀맵에서 P/N 핀 할당 시 라우팅 용이성을 사전에 검토
제조 공차와 품질 기준
설계에서 아무리 정밀한 임피던스를 계산해도, 제조 공정의 변동을 고려하지 않으면 실제 PCB의 임피던스는 목표에서 벗어날 수 있습니다. 제조 공차를 이해하고 사양서에 명확히 기재하는 것이 중요합니다.
| 제조 파라미터 | 일반 공차 | 임피던스 영향 | 관리 요점 |
|---|---|---|---|
| 에칭 폭 편차 | ±0.5 ~ 1.0mil | 매우 높음 | 에칭 보정(etch compensation) 적용 |
| 유전체 두께 편차 | ±10% | 매우 높음 | 프레스 압력, 온도 프로파일 관리 |
| 구리 두께 편차 | ±10~20% | 높음 | 도금 균일도 관리 |
| Dk 편차 (FR-4) | ±10% | 높음 | 로트별 Dk 추적, 유리 직물 스타일 지정 |
| 구리 표면 조도 | 제조사별 상이 | 중간 (고주파 시 높음) | RTF(Reverse Treated Foil) 지정 |
공차 등급별 비교
| 공차 등급 | 임피던스 공차 | 적용 분야 | 비용 영향 |
|---|---|---|---|
| 표준 | ±10% | 일반 디지털, USB 2.0, SPI/I2C | 기본 비용 |
| 정밀 | ±7% | Ethernet, SATA, DDR4 | +10~15% |
| 고정밀 | ±5% | HDMI 2.1, PCIe Gen4+, DDR5, 5G | +20~30% |
비용 고려: ±5% 공차를 요구하면 양품률(yield)이 낮아져 비용이 상승합니다. 모든 트레이스에 ±5%를 적용하기보다, 임피던스 제어가 필요한 넷(Net)만 선별하여 공차를 지정하는 것이 비용 효율적입니다. 일반적인 PCB 제조에서 표준 ±10% 공차는 추가 비용 없이 적용 가능합니다.
TDR 테스트와 임피던스 검증
TDR(Time Domain Reflectometry, 시간 영역 반사법)은 PCB 임피던스를 검증하는 업계 표준 측정 방법입니다. 빠른 전기 펄스를 트레이스에 보내고, 반사되어 돌아오는 신호를 분석하여 트레이스 전체 경로의 임피던스 프로파일을 실시간으로 확인합니다.
PCB 전기 테스트: TDR 측정으로 트레이스 임피던스를 정밀하게 검증합니다
임피던스 쿠폰(Test Coupon)
실제 제품 PCB를 손상시키지 않고 임피던스를 검증하기 위해, 같은 생산 패널에임피던스 쿠폰(Test Coupon)을 함께 제작합니다.
- 같은 스택업, 재료, 구리 두께, 공정 조건을 공유하므로 실제 제품의 임피던스를 대표
- TDR 측정 프로브 연결이 용이하도록 패드와 트레이스가 표준화된 패턴으로 설계
- 생산 로트별 임피던스 일관성을 추적하는 품질 관리 도구로 활용
- IPC-2141, IPC-TM-650 표준에 따른 테스트 절차 적용
TDR 테스트의 주요 활용 분야
- DDR 메모리 인터페이스 임피던스 검증
- PCIe, USB, HDMI 차동 쌍 임피던스 확인
- 커넥터 및 비아의 임피던스 불연속점 식별
- 양산 배치별 품질 관리 및 수율 추적
“우리 공장에서는 임피던스 제어 PCB의 100%에 TDR 쿠폰 테스트를 적용합니다. 이 데이터를 고객에게 투명하게 공유하는 것이 신뢰의 기반입니다. 종종 ±10% 사양인데 실제로는 ±5% 이내로 들어오는 결과를 보여드릴 때, 고객이 가장 만족하시더군요. 데이터가 품질을 말해줍니다.”
일반적인 임피던스 설계 실수와 해결 방법
경험이 풍부한 엔지니어도 간과하기 쉬운 임피던스 관련 실수들이 있습니다. 아래는 실무에서 가장 빈번하게 발생하는 문제와 해결 방안입니다.
| 실수 | 원인 | 결과 | 해결 방법 |
|---|---|---|---|
| 종단 저항 누락 | BOM에서 종단 저항 제외 또는 값 오류 | 신호 반사, 링잉 | 인터페이스별 종단 방식 확인 (직렬/병렬/Thevenin) |
| 기준면 분할 | GND 면에 슬롯이나 분할 존재 | 임피던스 급변, EMI 방출 | 고속 트레이스 아래 연속 기준면 확보 |
| 비아 불연속 | 레이어 전환 시 비아 임피던스 미고려 | 국부적 임피던스 불일치 | GND 비아 추가, 백드릴(Back-drill) 적용 |
| 스택업 미협의 | 제조사와 사전 협의 없이 설계 완료 | 목표 임피던스 달성 불가 | 설계 시작 전 제조사에 스택업 확인 요청 |
| 차동 페어 비대칭 | P/N 트레이스 길이 또는 간격 불일치 | 모드 변환, 데이터 오류 | EDA 툴의 차동 페어 라우팅 기능 활용 |
| Dk 값 오류 | 계산기에 잘못된 Dk 값 입력 | 트레이스 폭 오류 → 임피던스 이탈 | 제조사에 실제 사용 재료의 Dk 확인 |
주의: 누적 효과
개별 불연속점은 단독으로는 큰 문제가 아닐 수 있습니다. 그러나 신호 경로에서여러 개의 작은 불연속점이 누적되면, 반사 에너지가 합산되어 심각한 신호 품질 저하를 유발합니다. 특히 10Gbps 이상의 고속 직렬 링크에서는 모든 불연속점을 체계적으로 관리해야 합니다.
실전 임피던스 제어 체크리스트
PCB 설계부터 제조 발주까지, 임피던스 제어를 위해 확인해야 할 사항을 단계별로 정리했습니다.
설계 단계
- 인터페이스별 필요 임피던스 값과 공차를 문서화
- 임피던스 계산기(예: Saturn PCB Toolkit, EEWeb Impedance Calculator)로 트레이스 폭 사전 계산
- 스택업 구조를 확정하고 제조사에 검증 요청
- 차동 페어 넷을 EDA 툴에서 클래스로 지정하고 라우팅 규칙 설정
- 기준면(Reference Plane) 연속성 확인 — DRC 검증
제조사 발주 단계
- 임피던스 제어 사양서(Impedance Spec Sheet) 별도 제공 — 넷 이름, 목표값, 공차, 레이어 포함
- 스택업 도면에 유전체 재료, 두께, Dk 값 명시
- TDR 쿠폰 테스트 요구 여부 명시
- 합격 판정 기준(Pass/Fail Criteria) 명확히 기재
- PCBA 조립까지 의뢰 시, 리플로우 후 임피던스 재측정 여부 협의
검증 단계
- TDR 테스트 보고서 수령 및 검토 — 목표 ±공차 이내 확인
- 시제품(Prototype)에서 프로토타입 PCB 실측 후 양산 진행
- 양산 로트별 쿠폰 데이터 추적 — 트렌드 모니터링
자주 묻는 질문 (FAQ)
Q1: 임피던스 제어가 필요 없는 경우도 있나요?
네. 신호 주파수가 낮고(수십 MHz 이하), 트레이스가 짧으며(수 cm 이내), 고속 인터페이스(USB, Ethernet 등)를 사용하지 않는 간단한 디지털 회로나 전원 보드에서는 별도의 임피던스 제어가 불필요할 수 있습니다. 다만, 현대 전자제품은 대부분 하나 이상의 고속 인터페이스를 포함하므로 사전에 확인이 필요합니다.
Q2: FR-4로 ±5% 임피던스 공차를 달성할 수 있나요?
가능하지만 조건부입니다. 표준 FR-4의 Dk 편차가 ±10%이므로, 제조사가 유리 직물 스타일과 수지 함량을 엄격히 관리하고, 에칭 보정을 정밀하게 적용해야 합니다. 비용이 상승하며, 양품률이 낮아질 수 있습니다. 1GHz 이하에서는 충분히 달성 가능하지만, 그 이상의 주파수에서는 저손실 소재를 권장합니다.
Q3: 마이크로스트립과 스트립라인 중 어떤 것을 선택해야 하나요?
부품 연결이 필요한 외층 신호는 마이크로스트립을 사용합니다. EMI 민감 신호(클럭, 고속 버스)는 양면 GND 차폐가 되는 스트립라인이 유리합니다. 일반적으로 4층 이상의 보드에서는 두 구조를 혼합하여 사용하며, 신호 중요도에 따라 레이어를 할당합니다.
Q4: 임피던스 제어 PCB의 가격은 얼마나 더 비싼가요?
표준 ±10% 공차의 임피던스 제어는 대부분의 제조사에서 추가 비용 없이 제공합니다. ±5% 공차를 요구하면 재료 선별, 공정 관리, TDR 테스트 비용으로 약 20~30% 비용이 증가합니다. Rogers 등 고주파 소재를 사용하면 재료 비용이 FR-4 대비 3~10배 높아질 수 있습니다. 자세한 비용 분석은 PCB 조립 비용 가이드를 참고하세요.
Q5: 임피던스 사양서에 어떤 정보를 포함해야 하나요?
최소한 다음 정보를 포함해야 합니다: (1) 제어 대상 넷 이름/그룹, (2) 단일 종단/차동 구분, (3) 목표 임피던스 값(Ω), (4) 허용 공차(±%), (5) 적용 레이어, (6) TDR 쿠폰 테스트 요구 여부, (7) 특수 재료 요구사항(있는 경우). 거버 파일의 노트에만 기재하는 것으로는 부족하며, 별도 문서로 명확히 전달해야 합니다.
Q6: 비아가 임피던스에 미치는 영향은 어떻게 관리하나요?
비아는 전송선의 캐패시턴스 불연속점으로 작용하여 임피던스를 낮춥니다. 10Gbps 이상의 신호에서는 비아의 스텁(Stub)을 백드릴(Back-drill)로 제거하고, 신호 비아 인접에 GND 비아를 배치하여 리턴 경로를 확보해야 합니다. HDI PCB의 마이크로 비아는 일반 관통 비아보다 임피던스 불연속이 적어 고속 설계에 유리합니다.
참고 자료
- [1] IPC-2141A — Design Guide for High-Speed Controlled Impedance Circuit Boards — IPC 공식 임피던스 설계 가이드라인
- [2] IPC-TM-650 — Test Methods Manual — 임피던스 쿠폰 테스트 절차 표준
- [3] Rogers Corporation — Advanced Electronics Solutions — 고주파 라미네이트 Dk/Df 데이터 시트
임피던스 제어 PCB가 필요하신가요?
WellPCB Korea는 ±5% 고정밀 임피던스 제어를 지원하며, 모든 생산 배치에 TDR 쿠폰 테스트를 적용합니다. 거버 파일이나 요구사항을 보내주시면 24시간 내 스택업 제안과 맞춤 견적을 제공합니다.
무료 견적 요청하기