다층 PCB 설계에서 스택업(Stack-up)은 성능, 비용, 신뢰성을 결정하는 가장 중요한 설계 결정입니다. 잘못된 스택업은 임피던스 불일치, EMI 방출, 크로스토크, 전원 노이즈를 유발하며, 심한 경우 재설계 없이는 문제를 해결할 수 없습니다.
이 가이드에서는 2층부터 12층 이상까지 다층 PCB 스택업 설계의 핵심 원칙, 레이어별 구성 전략, 재료 선택, 임피던스 제어, 그리고 제조사와의 효과적인 협업 방법을 실무 관점에서 정리합니다.
다층 PCB 회로 기판: 올바른 스택업 설계가 전체 제품 성능의 기반입니다
PCB 스택업이란?
PCB 스택업은 구리 레이어, 코어(Core), 프리프레그(Prepreg)가 어떤 순서와 두께로 적층되는지를 정의하는 구조 설계입니다. 스택업은 레이아웃 시작 전에 확정해야 하며, 이후 변경은 전체 설계를 재작업해야 할 수 있습니다.
스택업 설계가 영향을 미치는 핵심 영역:
- 신호 무결성(SI): 임피던스 제어, 크로스토크, 전파 지연
- 전원 무결성(PI): 전원 분배 네트워크(PDN) 성능, 디커플링
- EMI/EMC: 방사 노이즈, 전도 노이즈, 차폐 효과
- 열 관리: 구리 레이어를 통한 열 확산
- 제조성: 대칭 구조, 표준 재료 사용, 비용 최적화
“20년간 수천 건의 다층 PCB를 제조하면서 확인한 사실이 있습니다. 레이아웃 완료 후 스택업 문제를 발견하면 3~4주의 재설계가 필요하지만, 설계 초기에 제조사와 스택업을 협의하면 단 하루면 최적 구성을 확정할 수 있습니다. 스택업은 반드시 첫 번째로 결정해야 할 설계 항목입니다.”
스택업 핵심 구성 요소
스택업을 이해하려면 4가지 기본 구성 요소를 알아야 합니다.
| 구성 요소 | 역할 | 일반적 두께 | 핵심 특성 |
|---|---|---|---|
| 구리(Copper) | 신호/전원/접지 전도 | 0.5oz(17.5μm) ~ 3oz(105μm) | 전기 전도도, 열 확산 |
| 코어(Core) | 양면 구리 적층 절연층 | 0.1mm ~ 1.6mm | Dk, Df, Tg (유리전이온도) |
| 프리프레그(Prepreg) | 코어 간 접착 절연층 | 0.05mm ~ 0.25mm | 경화 전 반경화 상태, 두께 조절 가능 |
| 솔더 마스크 | 외층 구리 보호 | 약 25μm | 절연, 산화 방지, 솔더 브릿지 방지 |
코어는 이미 경화된 절연 기판으로 양면에 구리가 부착되어 있고,프리프레그는 반경화(B-stage) 상태의 유리섬유/수지 시트로 적층 프레스에서 코어들을 접합합니다. 프리프레그의 두께는 수지 함량과 유리섬유 스타일(1080, 2116, 7628 등)에 따라 달라집니다.
마이크로스트립 vs 스트립라인: 배선 구조의 이해
스택업 설계에서 신호 배선이 어떤 구조로 배치되는지 이해하는 것이 중요합니다. 두 가지 기본 배선 구조가 있습니다.
| 특성 | 마이크로스트립(Microstrip) | 스트립라인(Stripline) |
|---|---|---|
| 위치 | 외층 (한쪽만 기준면 인접) | 내층 (양쪽 기준면 사이) |
| 차폐 효과 | 한쪽만 차폐 (EMI 취약) | 양쪽 차폐 (EMI 우수) |
| 임피던스 범위 | 40~120Ω | 40~90Ω |
| 전파 속도 | 더 빠름 (공기 접촉) | 더 느림 (유전체에 완전히 둘러싸임) |
| 적용 | 낮은 주파수, 부품 연결 | 고속 버스, 클럭, 민감한 신호 |
고속 설계에서는 중요한 신호를 스트립라인(내층)으로 라우팅하고, 덜 민감한 신호와 부품 연결은 마이크로스트립(외층)으로 처리하는 것이 일반적입니다.
스택업 설계 5가지 황금 규칙
어떤 레이어 수의 PCB를 설계하든 반드시 지켜야 할 5가지 기본 원칙이 있습니다.
규칙 1: 대칭 구조 유지
스택업은 중심축을 기준으로 대칭이어야 합니다. 비대칭 구조는 적층 프레스와 리플로우 솔더링 과정에서 기판 휨(warpage)을 유발합니다. 구리 두께, 프리프레그/코어 두께, 재료 유형이 모두 대칭이어야 합니다.
규칙 2: 모든 신호층은 기준면에 인접
모든 신호 레이어는 GND 또는 전원 평면(Plane)에 바로 인접해야 합니다. 기준면이 없는 신호 레이어는 임피던스 제어가 불가능하고 리턴 전류 경로가 불명확해져 EMI 방출이 급격히 증가합니다.
규칙 3: GND 평면 연속성 확보
고속 신호 아래의 GND 평면은 분할(Split)하지 마세요. GND 평면이 분할되면 리턴 전류가 우회하면서 루프 면적이 커지고, 이는 직접적으로 방사 EMI 증가로 이어집니다. 부득이하게 평면을 분할해야 한다면, 분할 경계를 넘는 고속 신호가 없도록 배선을 조정해야 합니다.
규칙 4: 짝수 레이어 사용
홀수 레이어 PCB(3층, 5층 등)는 이론적으로 가능하지만,비용이 30~40% 이상 증가합니다. 홀수 레이어는 대칭 유지가 어렵고, 제조 공정에서 별도의 적층 시퀀스가 필요하기 때문입니다. 항상 짝수 레이어로 설계하세요.
규칙 5: 신호-평면 커플링 최대화
신호 레이어와 인접 기준면 사이의 유전체 두께를 최소화하면 더 좁은 배선으로 목표 임피던스를 달성할 수 있고, 크로스토크도 감소합니다. 일반적으로 3~5mil(0.075~0.125mm)의 얇은 프리프레그를 사용합니다.
PCB 제조 클린룸: 정밀한 스택업 구현에는 첨단 제조 설비가 필수입니다
레이어 수별 표준 스택업 구성
레이어 수에 따른 표준 스택업 구성과 각각의 장단점을 살펴보겠습니다.
4층 스택업 — 가장 보편적인 구성
4층 PCB는 가성비와 성능의 최적 균형을 제공하며, 한국 전자산업에서 가장 많이 사용되는 구성입니다.
SIG / GND / PWR / SIG 구성이 4층의 표준입니다. 두 신호층이 각각 GND와 PWR 평면에 인접하여 임피던스 제어가 가능하고, GND-PWR 사이의 얇은 유전체가 내장 캐패시턴스를 제공하여 전원 노이즈를 감소시킵니다.
6층 스택업 — 고밀도 및 EMI 개선
BGA 2개 이상, 고속 버스(USB 3.0, PCIe, DDR), 또는 엄격한 EMC 규격이 필요한 경우 6층으로 전환해야 합니다.
SIG / GND / SIG / PWR / GND / SIG 구성은 6층의 최적 배치입니다. 내층 신호(L3)가 GND(L2)와 PWR(L4) 사이에 위치하여 스트립라인 구조를 형성하고, 양쪽 GND 평면이 우수한 EMI 차폐를 제공합니다.
8층 스택업 — 복잡한 고속 설계
DDR4/DDR5, 고속 시리얼 인터페이스(10Gbps+), 복잡한 FPGA 설계에서는 8층이 필요합니다.
| 레이어 | 용도 | 배선 구조 |
|---|---|---|
| L1 (Top) | 부품 연결, 고속 신호 | 마이크로스트립 |
| L2 | GND Plane | 기준면 |
| L3 | 고속 신호 (DDR, PCIe) | 스트립라인 |
| L4 | Power Plane | 전원 분배 |
| L5 | GND Plane | 기준면 |
| L6 | 일반 신호 | 스트립라인 |
| L7 | GND Plane | 기준면 |
| L8 (Bot) | 부품 연결, 전원 | 마이크로스트립 |
8층에서는 GND 평면이 3개로 증가하여 각 신호 레이어가 항상 GND에 인접할 수 있고, 전원 평면도 GND와 밀접하게 결합되어 우수한 PDN 성능을 확보합니다.
10층 이상 — 서버, 네트워킹, 항공우주
10~16층 이상의 PCB는 서버 보드, 통신 장비, 항공우주 전자 시스템에서 사용됩니다. 레이어 수가 많아질수록 설계 자유도는 높아지지만, 비용과 제조 복잡성도 비례하여 증가합니다. 10층 이상에서는 반드시 제조사와 사전에 스택업을 협의해야 합니다.
레이어 수별 비용과 성능 비교
스택업 설계에서 가장 현실적인 고려사항은 비용 대비 성능입니다. 레이어를 추가하면 성능은 향상되지만 비용도 증가합니다.
| 레이어 수 | 상대 비용 | EMI 성능 | 신호층 수 | 주요 적용 |
|---|---|---|---|---|
| 2층 | 1× (기준) | 낮음 | 2 | 간단한 회로, IoT 센서, LED |
| 4층 | 1.5~2× | 양호 | 2 | 대부분의 디지털 회로, MCU |
| 6층 | 2~3× | 우수 | 3 | 고속 디지털, USB 3.0, Ethernet |
| 8층 | 3~4× | 매우 우수 | 4 | DDR4, PCIe, 복잡한 FPGA |
| 10층+ | 5× 이상 | 최상 | 5+ | 서버, 네트워킹, 항공우주 |
“한국 고객들이 가장 많이 하는 질문은 ‘4층으로 충분한가, 6층이 필요한가?’입니다. 경험적으로 말씀드리면, BGA가 2개 이상이거나, 100MHz 이상의 클럭 신호가 있거나, KC/FCC EMC 인증을 통과해야 한다면 6층을 권장합니다. 4층에서 6층으로 전환하면 비용은 30~50% 증가하지만, EMC 재인증 비용과 재설계 시간을 고려하면 오히려 절약입니다.”
재료 선택: FR-4부터 Rogers까지
스택업 재료의 선택은 신호 주파수, 손실 허용 범위, 비용에 따라 결정됩니다.
| 재료 | Dk (유전율) | Df (손실 계수) | 적용 주파수 | 상대 비용 |
|---|---|---|---|---|
| 표준 FR-4 (Tg 130~170) | 4.2~4.7 | 0.020~0.025 | ~1GHz | 1× (기준) |
| 중손실 (Panasonic Megtron 4, Isola 370HR) | 3.6~4.0 | 0.008~0.012 | 1~5GHz | 1.5~2× |
| 저손실 (Megtron 6, Tachyon 100G) | 3.3~3.7 | 0.003~0.006 | 5~25GHz | 2~4× |
| Rogers 4350B / 4003C | 3.48 / 3.55 | 0.004 / 0.003 | RF/마이크로웨이브 | 5~10× |
| 폴리이미드 (Flex) | 3.2~3.5 | 0.002~0.008 | 가변 (플렉스용) | 3~5× |
대부분의 디지털 회로(1GHz 이하)는 표준 FR-4로 충분합니다. USB 3.0(5Gbps), PCIe Gen3(8GT/s) 등의 고속 인터페이스는 중손실 라미네이트, 5G 및 RF 응용은 Rogers 재료를 선택해야 합니다.
임피던스 제어와 계산
제어 임피던스(Controlled Impedance)는 고속 신호의 반사와 손실을 최소화하기 위해 배선의 특성 임피던스를 특정 값으로 유지하는 것입니다.
일반적인 임피던스 요구사항
| 인터페이스 | 단선(Single-ended) | 차동(Differential) | 비고 |
|---|---|---|---|
| 일반 디지털 | 50Ω | 100Ω | 업계 표준 |
| USB 2.0/3.0 | — | 90Ω | USB 규격 요구 |
| DDR3/DDR4 | 40~60Ω | 80~100Ω | JEDEC 규격 |
| PCIe | — | 85Ω | PCI-SIG 규격 |
| Ethernet (LVDS) | — | 100Ω | IEEE 802.3 |
| RF 50Ω | 50Ω | — | 코액시얼 매칭 |
임피던스를 결정하는 4가지 요소
- 배선 폭(Trace Width): 폭이 넓을수록 임피던스 감소
- 유전체 두께(Dielectric Height): 두꺼울수록 임피던스 증가
- 유전율(Dk): 높을수록 임피던스 감소
- 구리 두께(Copper Weight): 두꺼울수록 약간 임피던스 감소
임피던스 계산에는 무료 도구인 Saturn PCB Toolkit, Sierra Circuits 임피던스 계산기를 활용할 수 있습니다. 그러나 최종 임피던스 검증은 반드시 제조사의 필드 솔버(Field Solver)로 확인해야 합니다. 계산기는 근사값만 제공하며, 제조사의 실제 재료 Dk 값과 다를 수 있기 때문입니다.
전원 분배 네트워크(PDN) 설계
스택업은 PDN(Power Distribution Network) 성능에 직접적인 영향을 미칩니다. 안정적인 전원 공급은 고속 디지털 회로의 동작 마진을 확보하는 핵심입니다.
- 전원-GND 평면 결합: 전원 평면과 GND 평면을 가능한 가까이(3~5mil) 배치하면 내장 캐패시턴스가 증가하여 고주파 노이즈 감소
- 디커플링 커패시터: 평면 캐패시턴스만으로 부족한 저~중주파 영역은 벌크/MLCC 커패시터로 보강
- 비아 인덕턴스: 전원 비아의 인덕턴스를 줄이기 위해 다수의 병렬 비아 사용
- 평면 분할 최소화: 다른 전압 영역이 필요하면 별도 레이어 사용을 우선 고려
EMI/EMC를 위한 스택업 전략
한국의 KC 인증(전자파 적합성)과 글로벌 FCC/CE 인증을 통과하려면 스택업 단계에서 EMI를 제어해야 합니다.
- GND 평면 차폐: 외층 신호 바로 아래에 연속 GND 평면을 배치하면 방사 EMI를 크게 줄일 수 있음
- 리턴 전류 경로: 모든 고속 신호의 리턴 전류가 인접 GND 평면을 통해 최단 경로로 흐르도록 설계
- 보드 엣지 방사: 전원 평면을 GND 평면보다 20H(H=유전체 두께) 안쪽으로 축소(20H 규칙)하면 엣지 방사 감소
- 비아 스티칭(Via Stitching): 보드 외곽을 따라 GND 비아를 배열하면 차폐 효과 향상
EMI 문제의 약 70%는 스택업과 리턴 전류 경로에서 기인합니다. 복잡한 EMI 필터를 추가하기 전에 먼저 스택업을 최적화하는 것이 가장 비용 효과적인 접근법입니다.
PCB 전기 테스트: 스택업에 따른 임피던스 값을 제조 후 검증합니다
고급 스택업 기술
HDI (High-Density Interconnect)
HDI PCB는 마이크로 비아(레이저 드릴)와 순차 적층(Sequential Lamination)을 사용하여 기존 다층 PCB보다 높은 밀도를 구현합니다. HDI 스택업에서는 빌드업 레이어의 수와 배치가 핵심 설계 변수입니다.
- 1+N+1: 양쪽에 1개씩 빌드업 레이어 (가장 경제적인 HDI)
- 2+N+2: 스태거드 또는 스택 마이크로 비아 (고밀도 BGA 탈출)
- Any-Layer HDI: 모든 레이어 간 마이크로 비아 연결 (최고 밀도, 최고 비용)
리지드-플렉스 PCB
리지드-플렉스 PCB의 스택업은 리지드 영역과 플렉스 영역의 레이어 구성이 다릅니다. 플렉스 영역에서는 폴리이미드 코어를 사용하고, 굽힘 영역의 구리 레이어 수를 최소화해야 합니다. 접합 경계(Transition Zone)의 설계가 신뢰성에 결정적입니다.
메탈코어 PCB (MCPCB)
LED 조명, 전력 전자, 자동차 전장에서 사용되는 메탈코어 PCB는 알루미늄 또는 구리 기판 위에 절연층과 구리 회로를 적층합니다. 스택업은 단순하지만(1~2 레이어), 절연층의 열전도율(W/m·K)이 핵심 선택 기준입니다.
흔한 스택업 설계 실수와 해결법
| 실수 | 결과 | 해결법 |
|---|---|---|
| 기준면 없는 신호 레이어 | 임피던스 제어 불가, EMI 증가 | 모든 신호층 옆에 GND/PWR 평면 배치 |
| GND 평면 분할 | 리턴 전류 우회, 루프 면적 증가 | 고속 신호 아래 GND 연속성 유지 |
| 비대칭 스택업 | 기판 휨(warpage), 솔더링 불량 | 중심축 기준 완벽 대칭 유지 |
| 스택업 확정 전 레이아웃 시작 | 대규모 재작업 위험 | 레이아웃 전 제조사와 스택업 확정 |
| 홀수 레이어 사용 | 비용 30~40% 증가 | 항상 짝수 레이어로 설계 |
| 계산기 임피던스만 신뢰 | 실제 제조 시 임피던스 불일치 | 제조사 필드 솔버로 최종 검증 |
제조사와의 스택업 협업 체크리스트
스택업 설계에서 가장 중요한 단계는 제조사와의 사전 협의입니다. 다음 항목을 확인하세요.
- 표준 스택업 리스트 요청: 제조사가 재고로 보유한 코어/프리프레그 조합 확인
- 임피던스 프로파일 제출: 필요한 임피던스 값(단선/차동)과 허용 공차 명시
- 총 기판 두께: 목표 두께(예: 1.6mm ±10%)와 하우징 제약 전달
- 구리 두께: 각 레이어별 구리 무게(oz) 지정. 전원층은 2oz 필요할 수 있음
- 특수 비아 유형: 블라인드/베리드/마이크로 비아 필요 여부 사전 확인
- 표면 처리: ENIG, HASL, OSP 등 선택 (납 유무 확인)
- Gerber X2 / ODB++ 출력: 스택업 정보를 포함한 출력 포맷 합의
WellPCB Korea는 PCB 제조 서비스에서 무료 스택업 컨설팅을 제공합니다. 요구사항을 전달해주시면 24시간 내에 최적화된 스택업 제안서를 보내드립니다.
“가장 비용 효과적인 스택업 설계 방법은 제조사의 표준 스택업을 기반으로 시작하는 것입니다. 커스텀 스택업은 비표준 재료 발주, 별도의 적층 셋업, 추가 임피던스 검증이 필요하므로 비용이 20~30% 증가합니다. 먼저 제조사의 표준 옵션을 확인하고, 그 범위 안에서 설계를 최적화하세요.”
스택업 설계 도구
| 도구 | 유형 | 주요 기능 | 비용 |
|---|---|---|---|
| Altium Layer Stack Manager | CAD 내장 | 스택업 정의, 임피던스 계산, 재료 라이브러리 | 유료 (라이선스) |
| KiCad Board Setup | CAD 내장 | 레이어 정의, 기본 스택업 설정 | 무료 |
| Saturn PCB Toolkit | 독립형 | 임피던스, 크로스토크, 전류 용량 계산 | 무료 |
| Cadence Sigrity | SI/PI 시뮬레이션 | 필드 솔버, PDN 분석, 시간 도메인 시뮬레이션 | 유료 (기업용) |
| Ansys SIwave | SI/PI 시뮬레이션 | 전자기장 해석, 임피던스/크로스토크 시뮬레이션 | 유료 (기업용) |
프로토타입 단계에서는 무료 계산기로 충분하지만, 양산 전에는 반드시 제조사의 필드 솔버 검증을 거쳐야 합니다. EDA 도구의 계산 결과와 실제 제조 임피던스 사이에는 5~15%의 차이가 있을 수 있습니다.
자주 묻는 질문 (FAQ)
Q: 가장 많이 사용되는 PCB 스택업은 무엇인가요?
4층 SIG/GND/PWR/SIG 구성이 전 세계적으로 가장 많이 사용됩니다. 비용 대비 성능의 균형이 가장 좋고, 대부분의 MCU 기반 디지털 회로에 적합합니다. 임피던스 제어가 가능하고 기본적인 EMI 차폐를 제공합니다.
Q: 코어(Core)와 프리프레그(Prepreg)의 차이는 무엇인가요?
코어는 이미 경화(C-stage)된 유전체 기판으로 양면에 구리가 부착되어 있습니다.프리프레그는 반경화(B-stage) 상태의 유리섬유/수지 시트로, 적층 프레스에서 열과 압력을 가하면 코어들을 접합합니다. 프리프레그는 경화 과정에서 두께가 변하므로 최종 두께는 제조사에 확인해야 합니다.
Q: 홀수 레이어 PCB를 사용할 수 있나요?
기술적으로 가능하지만 권장하지 않습니다. 홀수 레이어는 대칭 유지가 어려워 기판 휨이 발생하고, 제조 공정에서 별도의 셋업이 필요하여 비용이 30~40% 이상 증가합니다. 3층이 필요하면 4층으로, 5층이 필요하면 6층으로 설계하세요.
Q: 어떤 스택업을 USB/PCIe/DDR에 사용해야 하나요?
USB 2.0은 4층 FR-4로 충분합니다.USB 3.0/PCIe Gen3은 6층 이상 + 중손실 라미네이트를 권장합니다.DDR4/DDR5는 8층 이상이 일반적이며, 메모리 컨트롤러와 DRAM 사이의 배선을 내층 스트립라인으로 라우팅해야 합니다.
Q: 임피던스 제어를 요청하면 비용이 얼마나 추가되나요?
일반적으로 기본 단가의 5~15% 정도 추가됩니다. 제조사에서 임피던스 테스트 쿠폰을 추가하고, TDR(Time Domain Reflectometry) 측정을 수행하기 때문입니다. 4층 이상의 다층 PCB에서 고속 신호가 있다면 임피던스 제어는 필수적인 투자입니다.
Q: 제조사에 스택업을 요청할 때 어떤 정보를 제공해야 하나요?
최소한 다음 정보를 제공해야 합니다: 레이어 수, 총 기판 두께, 각 레이어의 용도(신호/GND/전원), 필요한 임피던스 값(단선 및 차동), 구리 두께, 특수 요구사항(블라인드 비아, Via-in-Pad 등). 이 정보가 있으면 제조사가 최적의 코어/프리프레그 조합을 제안할 수 있습니다.
결론
PCB 스택업 설계는 단순한 레이어 나열이 아니라,신호 무결성, EMI 성능, 전원 안정성, 제조성, 비용을 동시에 최적화하는 종합적 엔지니어링 결정입니다. 5가지 황금 규칙(대칭, 기준면 인접, GND 연속성, 짝수 레이어, 커플링 최대화)을 준수하고, 설계 초기에 제조사와 협의하면 대부분의 스택업 관련 문제를 예방할 수 있습니다.
가장 중요한 원칙: 스택업은 레이아웃 전에 확정하고, 제조사와 함께 검증하세요. 이 한 가지만 지켜도 재설계 위험을 크게 줄일 수 있습니다.
무료 스택업 컨설팅을 받아보세요
WellPCB Korea의 엔지니어가 프로젝트 요구사항에 맞는 최적 스택업을 제안합니다. 임피던스 시뮬레이션과 DFM 검토까지 무료로 제공됩니다.
무료 스택업 컨설팅 요청하기참고 자료
- IPC-2221B — Generic Standard on Printed Board Design (스택업 및 배선 규칙 포함)
- Altium — Planning Your Multilayer PCB Stackup — 다층 PCB 스택업 계획 가이드
- Sierra Circuits — Impedance Calculator — 온라인 임피던스 계산기
- IPC-4101 — Specification for Base Materials for Rigid and Multilayer Printed Boards